-
9 Anexo(s)
Tirando problema de solda (Que só os AC devem ter, já que só eles usam BGA, os N comuns usam solda superficial normal), tem os problemas na estrutura interna.
Quem queima eth geralmente é tempestade, basicamente alta tensão (Por indução, ou por descarga direta por rede elétrica), e alta tensão faz estrago porque é uma tensão muito alta passando por trilhas finas tipo 0,001mm, a tensão salta de um ponto pro outro (Quanto maior a tensão, mais longe ela salta), arrebente com alguns CI's a ponto de rachar a carcaça as vezes.
Bom, abrindo um AR7240 de um Ubiquiti, veremos o core/núcleo, unido até os pinos externos por filamentos, esses filamentos nunca rompem:
Anexo 62130
Um zoom muito grande com microscópio ótimo não fica bom, reflete luz, então pra ver essas coisas pequenas e metalicas é melhor usar microscopio eletronico, a cor fica estranha mas aqui dá pra ver um regulador de tensão (Tipo o Z1212 que regula tensão nos UBNT), esses filamentos múltiplos vão pro mesmo fino, tem mais de um filamento porque nesses reguladores circula corrente tipo 1A:
Anexo 62131
No canto inferior esquerdo um zoom maior, mostra as camadas. Tem camada porque esse é o jeito de fazer circuito integrado com maquinas, vai camada com metal, camada com isolante, nos espaços livres no isolante cai metal de um "andar" pro outro, não tem espaço livre/oco, tudo é completado, aqui uma explicação da Intel, só o que muda da Atheros ou outros chipsets pra processadores da Intel é o tamanho das partes, mas o processo é o mesmo:
https://www.youtube.com/watch?v=d9SWNLZvA8g
Voltando ao microscópio eletrônico, ele mostra a camada superior, mas também mostra traços das camadas abaixo, aqui dá pra ver a trilha de cobre em cima mas também uma linhas pretas abaixo:
Anexo 62132
Se analisar as linhas as vezes dá pra descobrir que componente é, aqui um transistor, o desenho na parte de baixo seria um corte lateral mostrando as partes típicas de um transistor:
Anexo 62133
Aqui outro transistor, mesmo tipo de desenho:
Anexo 62134
Pode ter cristais, capacitores, resistores, tem muita coisa dentro tipo
Anexo 62135
ou coisa completa como memória, ou capacitores feitos com coisa altamente moderna como nanotubos de carbono:
Anexo 62136
(Nanotubo de carbono é caro, mas aguenta tensão mais alta, esse foi o pulo que fez os EMP8602 que queimavam só de olhar, pros XR2 que aguentavam 15KV de tensão circulando)
Um mosfet ou componente mais antigo vai ter tudo em escala maior, nos AR7240 estamo falando em algo um pouco menor que isso, menos de 200nm, acho que ele usa trilhas de 150nm:
Anexo 62137
mili = 0,001
micro = 0,000001
nano = 0,000000001
Se 1 mm é pouco, imagina 0,000001 mm, o cabelo costuma ter 0,1mm!
Mas enfim, esse é o design interno, derivado do método de construção. Os PROBLEMAS que a alta tensão criam costumam ser danos em diodos o outros componentes internos, e esses não tem reparo, não tem forno ou geladeira.
Ou então os danos são só em trilhas, algo assim:
Anexo 62138
Esse tipo de dano um calorzinho resolve.
É igual a técnica de aquecer e/ou lataria pra ela voltar pro lugar:
https://www.youtube.com/watch?v=N4m0UJXCOb0
Tá, não é bem igual, precisa aquecer mais, se exagerar dá problema em outras partes por isso não tem receita mágica.
Quando se faz reballing em chipset com solda BGA (Chipsets Qualcomm já usam, já já muita gente vai ter que mexer com isso) se deixa as placas umas 10-20h em estufa a 60°C pra retirar umidade e pras partes metalicas irem se acomodando pro lugar "nativo" delas, porque o processo de solda depois vai aquecer o componente a até 200 a 270°C, se tiver umidade perto do core ela pode virar vapor e criar pressão, as horas de estufam ajudam, mas o principal é fazer tudo LENTAMENTE voltar pro lugar nativo.
Então faz todo sentido isso, as trilhas ultra-finas dentro do CI são afetadas com calor, expandem com calor então perdem uns contatos, mas esse efeito também serve pra refazer contato entre trilha rachada ou o contato entre os andares com materiais diferentes.
Fora a capacitância parasita nas placas, placa-mãe ATX muita gente tem o hábito de lavar (Água e sabão neutro) por isso, sais minerais no ar não faltam (Mesmo bem longe do mar), se juntar umas camadas de poeira fina, e a umidade juntar uns sair minerais, pode surgir capacitância parasita no local, fora os gases que escapam de capacitor eletrolítico (Liquido eletrolítico é condutor, com calor e pressão vira vapor eletrolítico), são situação onde um simples spray não faz efeito, tem mesmo que lavar. Mas sempre tem a possibilidade de não ter esfregado entre 2 terminais pequenos e a capacitância parasita continuar lá, aquecendo a placa toda essa placa de sais perde umidade e racha, perde o contato temporariamente ou definitivamente.
(Eu sempre preferi lavar placa-mãe com água e sabão neutro, depois de escorrer o grosso secar com ar-quente por meia-hora, pra tirar a umidade de debaixo dos chipsets, do meio dos sockets/slots, fazia isso como preparação pra trocar de componentes ou reballing, mas acho que 1/4 das vezes os problemas se resolviam só com a lavagem. Hoje (Com placas de hoje, não hoje com placas ridículas velhas tipo socket 775) isso anda raro acontecer, capacitores vazam menos vapor, os componentes modernos suportam mais indutância parasita e capacitância parasita, ou mesmo usam tensão ainda menores e isso automaticamente dá menos problemas parasitários na superfície)
Só que ETH queimada não vem de calor (Calor ia danificar tudo, não só eth, que é uma perte muito pequena no chipset), geralmente acontece depois de tempestade ou problema na alimentação, dados de ethernet circulam a menos de 0,7V, é uma parte sensível, cabos longos SEMPRE terão mais problemas indutivos ao ar livre e temos que viver com isso (Aterramento ajuda muito), a intensidade do dano no chipset vai variar conforme a alta tensão que ocorreu, ou o tempo de exposição/circulação dela, o aterramento ajuda porque a cada X ponto do circuito tem algo pra jogar ruídos e alta tensão pro negativo, que se aterrado vai dissipar rapidamente esses transientes, o tempo de exposição é mínimo então os danos são mínimos ou inexistentes.
("Danos mínimos". Pode notar que muito aparelho fala em proteção a 15KV mas tem um adendo depois, algo tipo "human body model", isso é proteção contra estática, ou ESD, de um humano tocando o circuito, é completamente diferente de um raio na vizinhança fazendo de algum modo circular 15KV pelo CI, aí vai dar um m*rda fenomenal, não tem como se proteger disso, minimizar risco é o que dá pra fazer, mas isso significa geralmente reduzir os danos em 95%, ao invés de pifar 20 equiptos vai pifar só 1, e o dano vai ser esse tipo de coisa boba de só danificar eth, talvez só trilha interna danificada como esse parece o caso, é bem diferente daqueles aparelhos que queimam chipset, chipset de RF, rom, memória e regulador de tensão, tudo junto na mesma tempestade)